在三维集成领域，新芯股份拥有国际领先的晶圆级三维集成技术，可在垂直方向上将载片或功能晶圆堆叠，或将芯片与晶圆进行堆叠，并在各层之间通过硅通孔（TSV）、混合键合（Hybrid Bonding）等工艺实现直接的电气互连。

公司已积累多年的大规模量产经验，成功构建双晶圆堆叠、多晶圆堆叠、芯片-晶圆异构集成和硅转接板2.5D Interposer等工艺先进、设计灵活的晶圆级三维集成代工平台。该平台能提升芯片间的互连密度并缩短互连长度，更好降低延时，增加传输带宽，满足低功耗、小尺寸等要求，为后摩尔时代全新架构的芯片系统提供创新解决方案。

XMC S-stacking^® 技术

武汉新芯S-stacking^®技术利用纳米级互连技术将两片晶圆在垂直方向直接连接在一起。

该技术能明显减小芯片面积，实现更短的连接距离，同时可提升连接速度和通道数目，带来高带宽、低延时和低功耗等优势。

武汉新芯S-stacking^®技术于2016年研发成功，其量产经验及技术能力达到世界先进水平。该技术已成功应用于算力芯片、3D深度传感器、3D堆叠存储器等领域，给客户带来卓越的产品性能和用户体验。

XMC M-stacking^® 技术

武汉新芯M-stacking^®技术打破传统封装级HBM Micro-bump互连架构，采用无凸点（Bumpless）工艺实现多片晶圆的Cu-Cu互连和更低的互连电阻，达到更高的互连密度及对准精度，键合良率达99.5%。

在产品性能上，晶圆级堆叠比传统HBM提高了20倍带宽，并将芯片厚度降低了40%。

武汉新芯于2018年底完成3片晶圆级堆叠工艺验证，2020年成功开发5片晶圆级堆叠工艺。武汉新芯M-stacking^®技术可以为高带宽产品提供新的解决方案。此技术将为数据中心、存算一体、物联网等应用提供更灵活更广泛的选择。

XMC Hi-stacking^® 技术

武汉新芯正在开发设计工艺灵活度更高的三维异质集成技术Hi-stacking^®（含2.5D interposer）。

此技术突破传统封装级连接方式，基于晶圆间三维集成技术，可开发针对不同芯片尺寸或不同基底材质的异质集成解决方案，从而使堆叠方案更灵活，同时提升堆叠后产品的良率，降低产品成本。

武汉新芯三维异质集成技术Hi-stacking^®可实现产品存储容量和通信带宽的倍增，未来将服务于对高性能、低功耗的多模块异质系统集成有强烈需求的物联网等领域。