三维集成技术平台
XMC 3DLink™ 技术平台 S-stacking® M-stacking® Hi-stacking™

XMC 3DLink™ 技术平台

武汉新芯3DLink™是业界领先的半导体三维集成技术平台,可利用纳米级互连技术将多片晶圆或晶圆与芯片在垂直方向直接连接在一起。该平台包括两片晶圆堆叠技术S-stacking®、多片晶圆堆叠技术M-stacking®和异质集成技术Hi-stacking™等技术类别。其中S-stacking®主要应用于传感器(如CIS, ToF)、高速运算及存算一体等产品,M-stacking®主要应用于高带宽存储器等产品。经过多年的技术研发和量产,武汉新芯已搭建起稳定可靠的晶圆级三维堆叠工艺平台,同时计划开发针对不同芯片尺寸或不同基底材质的异质集成技术Hi-stacking™。

武汉新芯3DLink™技术能明显减小芯片面积,实现更短的连接距离,同时可提升连接速度和通道数目,带来高带宽、低延时和低功耗等优势,为传感器、高速运算和高带宽存储器等芯片系统提供强大的技术支持。

XMC 3DLink™ 技术优势

- 近10年研发量产经验
- 自主创新专利超400项
- 键合良率高达99.9%
- 符合JEDEC标准
- 完整的设计套件,支持定制化开发
- 高附加值,面向中高端市场
- 世界独有的百万级连接密度
- 世界一流的多晶圆堆叠工艺

XMC S-stacking® 技术

武汉新芯S-stacking®技术利用纳米级互连技术将两片晶圆在垂直方向直接连接在一起。

该技术能明显减小芯片面积,实现更短的连接距离,同时可提升连接速度和通道数目,带来高带宽、低延时和低功耗等优势。

武汉新芯S-stacking®技术于2016年研发成功,其量产经验及技术能力已达到世界领先水平。该技术已成功应用于高速运算、3D深度传感器、3D堆叠存储器等领域,给客户带来卓越的产品性能和用户体验。

XMC M-stacking® 技术

武汉新芯M-stacking®技术打破传统封装级HBM Micro-bump互连架构,采用无凸点(Bumpless)工艺实现多片晶圆的Cu-Cu互连和更低的互连电阻,达到更高的互连密度及对准精度,键合良率达99.5%。

在产品性能上,晶圆级堆叠比传统HBM提高了20倍带宽,并将芯片厚度降低了40%。

武汉新芯于2018年底完成3片晶圆级堆叠工艺验证,2020年成功开发5片晶圆级堆叠工艺。武汉新芯M-stacking®技术可以为高带宽存储器HBM提供新的解决方案——Wafer Level HBM。此技术将为数据中心、快速运算、物联网等应用提供更灵活更广泛的选择。

XMC Hi-stacking™ 技术

武汉新芯计划开发设计与工艺灵活度更高的三维异质集成的技术Hi-stacking™。

此技术突破传统封装级连接方式,基于晶圆间三维集成技术,可开发针对不同芯片尺寸或不同基底材质的异质集成解决方案,从而使堆叠方案更灵活,同时提升堆叠后产品的良率,降低产品成本。

武汉新芯三维异质集成技术Hi-stacking™可实现产品存储容量和通信带宽的倍增,未来将服务于对高性能、低功耗的多模块异质系统集成有强烈需求的物联网等领域。